تحلیل و طراحی حلقه قفل شده فاز دیجیتال

در این پایان نامه یک حلقه قفل شده فاز دیجیتال بر اساس کنترل کننده فضای حالت تحلیل و طراحی می شود. پیشرفت هایاخیردرتکنولوژیمدارمجتمع(ic)فرکانس بالابهسمتطراحیمدار هایدیجیتالاست. حلقه قفل شده فاز دیجیتال نسبت به حالت آنالوگ آن مزیت های بسیاری دارد؛ مساحت کم، طراحی ولتاژ پایین، مقیاس پذیری ،توان مصرفی پایین، طراحی دوباره آسان با تغییر فرایند و کوچک شدن تنها بخشی از مزیت های pll دیجیتال می باشد. همچنین حلقه قفل شده فاز کاملا دیجیتال(adpll) به راحتیبه سیستم ها بلوتوث (bt)و gsm قابل اعمال است.با به کارگیرینوسان ساز کنترل شونده با کلمه دیجیتالی (dco) و مبدل زمان به دیجیتال (tdc) فیلتر حلقه کاملا دیجیتالی خواهد شد. به جای طراحی فیلتر حلقه بر اساس دیجیتال سازی پاسخ فیلتر زمان-پیوسته پیوسته کما اینکه معمولا انجام می شود، سیستم کنترل پیچیده تری به جای فیلتر حلقه می توان به کار گرفت. در این پایان نامه، یکفیلتر فیدبک حلقه در حوزه زمان با دید نسبت بهdco و tdc به عنوان دستگاه (plant) در مدل فضای حالت ارایه می شود. در این روش، بر خلاف حالت فیلتر متداول که بر اساس طراحی بهینه pid می باشد، هدف حداقل کردن تابع بهینه درجه دوم با توجه به سیگنال کنترل و حالت های سیستم می باشد. با استفاده از مشاهده گر فیلتر کالمن و بر اساس طراحی کنترل "پیش-گوی مبتنی بر مدل" دستگاه، شیوه پیشنهاد شده سیگنال کنترلی بهینه ای برای نویز اضافه شده و تاخیر انتقالی در مسیر دیجیتالی، تولید خواهد کرد. فیلتر حلقه مشاهده گر -کنترلی در مقایسه با dpll متداول ما را قادر می سازد به پاسخ گذرای سریع و کاهش چشم گیر لرزش نویز فاز خروجی دست پیدا کنیم. علاوه بر این، شیوه پیشنهاد شده این امکان را می دهد که دیگر منابع نویز مانند "جابجایی نوسان ساز" و نویز سوسوزن را که مساله مشترک در بیشتر فرستنده-گیرنده های دیجیتال مدرن می باشد مدل کنیم. با به کار گیری فیلتر حلقه مشاهده گر -کنترلی بدون کاهش عملکرد فاز نویز خروجی، اثراتجابجایی نوسان ساز و نویز سوسوزن را در خروجیبه طور کامل حذف کنیم. در پایانتمام ادعاهای گفته شده را بهوسیله نرم افزار matlabهم بهصورت سیمولینک و هم بهصورت کد نویسی در پایان هر فصل نشان داده خواهد شد.